(資料圖片)

PCI-SIG 聯(lián)盟在去年 1 月發(fā)布了 PCIe 6.0 標(biāo)準(zhǔn)的基本規(guī)范，但絕大多數(shù)設(shè)備都還在 PCIe 3.0 和 PCIe 4.0，只有最新一批 PC 組件在努力更新到PCIe 5.0。

然而，關(guān)于 PCIe 7.0 規(guī)范的草稿已經(jīng)被 PCI-SIG 聯(lián)盟公布，基本確定了 PCIe 7.0 主要提升的方向。

首先，與 PCIe 6.0 一樣，7.0 將較上代的帶寬翻倍，從而實(shí)現(xiàn) PCIe 5.0 帶寬的四倍。它采用每秒 64 到 128 千兆傳輸?shù)臄?shù)據(jù)速率，通過(guò) x16 配置可以實(shí)現(xiàn)雙向 512GB/秒的吞吐量。

新規(guī)范還延續(xù)了上一代對(duì) PAM4 信令的使用，設(shè)計(jì)人員致力于低延遲、穩(wěn)定性和能效三方面提升。另外，PCIe 7.0 兼容性與前身一致。